

CLIPPEDIMAGE= JP363271939A
PAT-NO: JP363271939A
DOCUMENT-IDENTIFIER: JP 63271939 A
TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: November 9, 1988

INVENTOR-INFORMATION:

NAME
YAMAMOTO, JIRO

ASSIGNEE-INFORMATION:

NAME	COUNTRY
NEC CORP	N/A

APPL-NO: JP62107396
APPL-DATE: April 28, 1987

INT-CL_(IPC): H01L021/312; H01L023/30

ABSTRACT:

PURPOSE: To make one time of a photolithography process enough by a method wherein an inorganic insulating film is formed on a semiconductor substrate, a photosensitive organic film is formed thereon, part of this photosensitive organic film is opened and after the inorganic insulating film is etched using the photosensitive organic film as a mask, the photosensitive organic film is left.

CONSTITUTION: An Si nitride film 3 is deposited on a semiconductor substrate 1 with a semiconductor element formed thereon as a first passivation film and after a photosensitive organic film, such as a photosensitive polyimide film 4, is coated thereon, a prebaking is performed in an N<SB>2</SB>-containing atmosphere. Then, exposure and developing are performed, the film 4 on the part of a lead-out Al electrode 2 is removed and a postbaking for removing the photosensitized component of the film 4 and a residual solvent is performed. Then, the film 3 is removed by dry etching using the film 4 as a mask to leave

the film 4. Thereby, a photolithography process can be finished
at one time at
the time of opening of the electrode part 2.

COPYRIGHT: (C)1988,JPO&Japio

⑫ 公開特許公報(A)

昭63-271939

⑬ Int.Cl.⁴H 01 L 21/312
23/30

識別記号

庁内整理番号

6708-5F
D-6835-5F

⑭ 公開 昭和63年(1988)11月9日

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 半導体装置の製造方法

⑯ 特 願 昭62-107396

⑰ 出 願 昭62(1987)4月28日

⑱ 発 明 者 山 本 二 郎 東京都港区芝5丁目33番1号 日本電気株式会社内

⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑳ 代 理 人 弁理士 内 原 晋

明 細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半導体素子を有する半導体基板上に無機系絶縁膜を形成する工程と前記無機系絶縁膜上に感光性有機膜を形成する工程と前記感光性有機膜の一部を開口する工程と前記感光性有機膜をマスクとして前記無機系絶縁膜をエッチングする工程と前記感光性有機膜が前記無機系絶縁膜上に延在する状態で前記半導体基板をベレットに分けマウント、ボンディング、樹脂封止する工程を含むことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特に半導体装置の表面保護膜(パッシベーション膜)は、

半導体装置表面の傷防止、耐湿性向上を目的として酸化膜を使用しているが一方では樹脂封止パッケージにおいては樹脂の応力により表面保護膜や半導体装置にクラックが入るという問題から表面保護膜である酸化膜の上にバッファ膜として有機膜を付ける方法が一般的となりつつある。

第4図(a)~(e)及び第5図は従来のパッシベーション膜および半導体装置の製造方法である。まず第4図(a)に示す様に半導体素子を形成した半導体基板1の上に第1のパッシベーション膜としてプラズマ法によりシリコン酸化膜3を1000Å~10000Å程度堆積させその上にボジ型ホトレジスト5を塗布する。次に第4図(b)に示す様に外部引き出し用電極2を露出させるため開口部を露光した後開口部のホトレジストを除去する。次に第4図(c)に示す様にドライエッチング法によりホトレジストをマスクとして電極2上のシリコン酸化膜3をエッチングし不要となったホトレジストを全面除去する。次に第4図(d)に示す様にシリコン酸化膜3の上に有機膜としてポリイミド樹脂6を

塗布しさらにホトレジスト5を塗布する。さらに電極2を露出させる為に開口部を露光しこの部分のホトレジストを除去する。次に第4図(e)に示す様に電極開口部のポリイミドをホトレジストをマスクとしてエッチングし最後に不要となったホトレジストを全面除去する。

次に第5図に示した様に半導体基板をベレッタイズした半導体チップ5をリードフレーム6にダイマウントし次にボンディングし樹脂8で封止する。

(発明が解決しようとする問題点)

上述した従来のパッシベーション膜形成方法はパッシベーション膜としてのシリコン酸化膜3とポリイミド樹脂を引出し電極露出の為にそれぞれフォトリソグラフィー法により開口部分のみ除去させる必要がありフォトリソグラフィー工程を2回行なわなければならないという欠点がある。

(問題点を解決するための手段)

本発明の半導体装置の製造方法は半導体素子を有する半導体基板上に無機系絶縁膜層を形成する

電極部分のポリイミド膜を除去しポリイミド膜の感光成分および残溶剤の除去のためのポストベークを行う。次に第1図(d)に示す様にシリコン酸化膜3をポリイミド膜4をマスクにして通常用いられているエッチングガスとして CF_4 、又は O_2 、添加 CF_4 を用いたドライエッチング法によりシリコン酸化膜を除去する。

次に第2図に示す様に上記方法により作成された半導体基板をベレッタイズし半導体チップ5をリードフレーム6にダイマウントし次にボンディングし樹脂8で封止する。

尚本製造方法において第1のパッシベーション膜としてシリコン酸化膜を用いたがこれに代えてCVD法によるシリコン酸化膜、PSG膜あるいはこれらの複合膜を用いる事は容易に類推出来る。また感光性ポリイミドにかえてゴム系ホトレジストを用いる事も可能である。

(実施例2)

第3図は本発明の第2の実施例を説明するための半導体装置の断面図である。

工程と前記絶縁膜上に感光性有機膜を形成する工程と前記感光性有機膜の一部を開口する工程と前記感光性有機膜をマスクとして前記無機系絶縁膜をエッチングする工程とエッチングが終了した後前記感光性有機膜を残すことを特徴とする半導体装置の製造方法。

(実施例)

次に、本発明について図面を参照して説明する。

第1図(a)~(d)、第2図は本発明の一実施例を説明するための工程順に示した半導体装置の断面図である。

この実施例ではまず第1図(a)に示す様に半導体素子を形成した半導体基板1の上に第1のパッシベーション膜としてプラズマCVD法によりシリコン酸化膜3を $1000\text{\AA} \sim 10000\text{\AA}$ 堆積させる。次に第1図(b)に示す様にその上に感光性有機膜4、たとえば感光性ポリイミド4を $0.5\mu m \sim 20\mu m$ 程度塗布した後プリベークを $100^\circ C$ 前後の N_2 雰囲気中で行う。次に第1図(c)に示す様に通常用いられている露光、現像を行い引き出し

本実施例は第1の実施例で示したパッシベーション膜の形成方法で製造された半導体基板をベレッタイズし半導体チップ5をCOB基板上にダイマウントし次にボンディングし樹脂8を滴下する。

(発明の効果)

以上説明したように本発明はパッシベーション膜の製造方法において最上層の膜として感光性ポリイミドを用いる事により引き出し電極部を開口する際にフォトリソグラフィー工程が1回で済みかつ下層パッシベーション膜のエッチングマスクとして用いた感光性ポリイミドを残す事によりモールドパッケージの樹脂による応力緩和材として利用出来る効果がある。

4. 図面の簡単な説明


第1図(a)~(d)は本発明の一実施例を説明するための工程順に示した半導体チップの断面図、第2図は組立後の半導体装置の断面図、第3図は第2の実施例の組立後の半導体装置の断面図、第4図(a)~(c)は従来のパッシベーション膜の製造方法を工

程順に示した半導体チップの断面図、第5図は従来の組立後の半導体装置の断面図である。


1……半導体基板、2……アルミ電極、3……シリコン窒化膜、4……感光性ポリイミド、5……半導体チップ、6……リードフレーム、7……ボンディングワイヤー、8……樹脂、9……COB基板、10……樹脂枠。

代理人 弁理士 内 原 賢


第1図




第2図




第3図



第4図



第4図



第5図

